PAT-NO:

JP02003051578A

DOCUMENT-IDENTIFIER:

JP 2003051578 A

TITLE:

SEMICONDUCTOR DEVICE AND ITS MANUFACTURING

METHOD

PUBN-DATE:

February 21, 2003

INVENTOR-INFORMATION:

NAME

COUNTRY

FUJIMOTO, HITOSHI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP2001238741

APPL-DATE:

August 7, 2001

INT-CL (IPC): H01L023/50, H01L023/28 , H01L025/04 , H01L025/065 ,

H01L025/07

, H01L025/18

# ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a semiconductor device having a lead frame

for not sinking the die pad and having a frame easy to form a conductive wiring

on the surface for multi-chips.

SOLUTION: A method for manufacturing the semiconductor device comprises the

steps of forming the lead frame 11 having a through hole 13 at a position for

mounting an IC chip, laminating a tape 12 having a holding part 16 for mounting

the IC chip on one surface of the frame 11 to form a composite frame,

mounting the IC chip in the hole 13 of the frame 11 on the part 16 of the tape

Thus, sink of the die pad from the frame 1 is eliminated, and a

1/9/05, EAST Version: 2.0.1.4

dam tie bar for preventing a burr of the mold may not be provided.

COPYRIGHT: (C) 2003, JPO

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-51578 (P2003-51578A)

(43)公開日 平成15年2月21日(2003.2.21)

(51) Int.CL'	CL' 識別記号		ΡI				テーマコート*(参考)	
H01L	23/50			H01	L 23/50		U	4M109
							K	5F067
	23/28				23/28		A	
	25/04				25/08		Z	
	25/065				25/04		Z	
			審查請求	未請求	諸求項の数8	OL	(全 5 頁)	最終頁に続く

(21) 出願番号

**特膜2001-238741(P2001-238741)** 

(22)出顧日

平成13年8月7日(2001.8.7)

(71)出題人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 藤本 仁士

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100093562

**弁理士 児玉 俊英 (外3名)** 

Fターム(参考) 4M109 AA01 BA01 CA21 FA00


5F067 AA02 BE10 CB02 CC02 CC08


# (54) [発明の名称] 半導体装置及びその製造方法

# (57)【要約】

【課題】 ダイパッド部の沈めのないリードフレームを 有すると共に、マルチチップ化に適するように表面に導 電配線を形成しやすいフレームを有する半導体装置を得

【解決手段】 リードフレーム11は、ICチップが取 付けられる位置を貫通部13とし、このリードフレーム 11の一面にICチップを取付ける保持部16を有する テープ12を貼り付けて複合フレームを形成し、テープ 12の保持部16上のリードフレーム11の貫通部13 にICチップを取付けるようにして、リードフレーム1 1からダイパッド部の沈めを無くし、且つモールドのば り防止のダムタイバーも設けないようにしている。





11: リート フレーム

12:テブ 13: 貫通部

14: リードカット用タイパー部

16:保持部

# 【特許請求の範囲】

【請求項1】 ICチップが配置される貫通部を有し、 多数のリードが形成されたリードフレーム、このリード フレームの一面に貼り付けられると共に、上記貫通部に 配置されたICチップを保持する保持部を有するテー プ、このテープ及び上記保持部によって保持されたIC チップを覆うように形成されたモールド樹脂を備えたこ とを特徴とする半導体装置。

【請求項2】 ICチップが配置される貫通部を有し、 多数のリードが形成されたリードフレーム、このリード 10 フレームの一面に貼り付けられると共に、上記貫通部に 配置されたICチップを保持する保持部を有するテー プ、このテープ及び上記保持部によって保持されたIC チップを覆うように形成されたモールド樹脂を備え、上 記テープの保持部上には導電配線が設けられていること を特徴とする半導体装置。

【請求項3】 導電配線は、ワイヤボンドの中継配線端 子として用いられることを特徴とする請求項2記載の半 導体装置。

取付けられることを特徴とする請求項1~請求項3のい ずれか一項記載の半導体装置。

【請求項5】 保持部には、テープを挟んで、二つの I Cチップが垂直に取付けられることを特徴とする請求項 1~請求項3のいずれか一項記載の半導体装置。

【請求項6】 保持部は、リードフレームのリードを保 持する形状に形成されると共に、上記リードが切断され る位置にスリットが設けられていることを特徴とする請 求項1~請求項5のいずれか一項記載の半導体装置。

とを特徴とする請求項1~請求項6のいずれか一項記載 の半導体装置。

【請求項8】 ICチップが取付けられる貫通部を有 し、多数のリードが形成されたリードフレームに、IC チップを保持する保持部を有するテープを貼り付ける第 一の工程、上記保持部上のリードフレームの貫通部にI Cチップを取付ける第二の工程、上記保持部及びICチ ップをモールド樹脂で覆う第三の工程、リードフレーム の各リードを支持するリードカット用タイパーを切り離 す第四の工程、ICチップの電気試験を行う第五の工 程、モールド樹脂で覆われたICチップを切り離す第六 の工程を含むことを特徴とする半導体装置の製造方法。

# 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】この発明は、TSOP (Ti n Small Outline Package)な どの高密度、小型、薄型の半導体パッケージを有する半 導体装置及びその製造方法に関するものである。

### [0002]

能化、小型、薄型化が進み、これに搭載される半導体デ バイスを封止するパッケージについても、現在、QFP (Quad Flat Package)、TSOPな どの表面実装法のパッケージが提供されている。これに 加えて、

- (1) 一つのパッケージに複数の I Cチップを搭載する マルチチップ化
- (2) TSOP (厚み: 1mm) より薄いパッケージ の要求がある。

【0003】図5は、従来のTSOPパッケージ構造を 示す断面図である。図5において、1は200µm以上 の厚みを有するICチップ、2はICチップ1が取付け られるリードフレームのダイパッド部、3はリード、4 はICチップ1とリード3を結ぶワイヤループ、5はI Cチップ1及びダイパッド部2を覆うように形成された モールド樹脂エリアであり、モールド樹脂エリア5の厚 さは、約1 mmである。図6は、従来のリードフレーム を示す図である。図6において、2は図5におけるもの と同一のものである。6はリードフレーム長辺外枠、7 【請求項4】 保持部には、複数のICチップが水平に 20 はリード部、8はダイバッド部2を支持する宙吊リード である。

### [0004]

【発明が解決しようとする課題】次に、 図5、 図6を用 いて、従来のTSOPの現状での解決すべき問題点につ いて述べる。通常のリードフレームには、ワイヤループ 4がICチップ端と接触するのを防止するためと、IC チップ1をセンターに位置させるために、ダイパッド部 2とリード3との間の段差を形成するようにダイバッド 沈めが設けられている。パッケージの厚みが薄くなる 【請求項7】 テープは、絶縁性及び耐熱性を有するこ 30 と、ワイヤループ4の上限とパッケージの上端面までの 距離、またはダイパッド下限とパッケージの下端面との 間の距離が殆どなくなり(100μm以下)、現状のダ イパッド沈めの公差外や、ワイヤループ4の高さの公差 外が出た場合、金線ワイヤループ4のパッケージ上面へ の露出や、ダイパッド部2のパッケージ下面への露出が 起り、半導体装置の不良率が増加する。

【0005】また、ダイパッド2の形状は、ICチップ 1のサイズごとに決められるため、リードフレームの種 類が増えると共に、設備の治工具もそのたびに段取り換 えが必要で、設備のダウンタイムが増え、全体の生産性 が低下するという問題があった。また、このダイパッド 部2を沈める構造では、必ずリード3との段差が必要な ため、パッケージ厚さをこれ以上薄くするには限界があ る。リードフレームのタイプによっては、沈めを形成し ないこともできるが、ICチップ1とリードフレーム材 質(金属;銅合金)とモールド樹脂間の線膨張係数の差 で、パッケージとの界面剥れ、吸湿後のクラックなどが 起こりやすくなる。 図6のダイパッド部2は、 リードフ レームの外枠部の宙吊リード8で支持され、この部分を 【従来の技術】最近の携帯電話などの電子機器は、高機 50 通常は塑性変形させて、ダイバッド部2をリードフレー

ム3に比べ下方に沈めるダイパッド沈めがなされている (ワイヤループ4のチップ端とのショート対策及びパッ ケージに対するチップの位置をできるだけ中央にもって ゆくため)。上記のようなダイパッド沈めを形成すると きの宙吊リード8のメカニカルな変形では、薄型パッケ ージの場合、沈め量の公差をコントロールできなくなる という問題もあった。

【0006】また、最近、QFPパッケージなどの多ピ ンパッケージに、複数のICチップを搭載したマルチチ ップがあり、ICチップ間を相互にワイヤボンド結線す 10 ることにより、高機能のシステムLSIの提供が行われ ているが、現状のリードフレームタイプにおいては、ダ イパッド部が、全面金属製であるため、フレキシビリテ ィに欠けるという問題もある。このマルチチップパッケ ージの要求に対して、現状の金属性のダイバッドでは、 複数のチップサイズ毎にフレームを製作する必要があ り、金属製のために表面に導電性の配線などができない という問題がある。

【0007】この発明は、上述のような問題点を解決す るためになされたもので、ダイバッド部の沈めのないリ 20 ードフレームを有する半導体装置を得ることを第一の目 的としている。また、マルチチップ化に適し、表面に導 電配線が可能なフレームを有する半導体装置を得ること を第二の目的としている。また、フレーム状態での電気 試験を容易に行える半導体装置を得ることを第三の目的 にしている。さらに、薄型プラスチックパッケージを有 する半導体装置を得ることを第四の目的にしている。ま た、そのような半導体装置の製造方法を得ることを第五 の目的にしている。

### [0008]

【課題を解決するための手段】この発明に係わる半導体 装置においては、ICチップが配置される貫通部を有 し、多数のリードが形成されたリードフレームと、この リードフレームの一面に貼り付けられると共に、貫通部 に配置されたICチップを保持する保持部を有するテー プと、このテープ及び保持部によって保持されたICチ ップを覆うように形成されたモールド樹脂を備えたもの である。また、ICチップが配置される貫通部を有し、 多数のリードが形成されたリードフレームと、このリー ドフレームの一面に貼り付けられると共に、貫通部に配 40 置されたICチップを保持する保持部を有するテープ と、このテープ及び保持部によって保持されたICチッ プを覆うように形成されたモールド樹脂を備え、テープ の保持部上には導電配線が設けられているものである。 また、導電配線は、ワイヤボンドの中継配線端子として 用いられるものである。

【0009】さらに、保持部には、複数のICチップが 水平に取付けられるものである。また、保持部には、テ ープを挟んで、二つのICチップが垂直に取付けられる ものである。

【0010】また、保持部は、リードフレームのリード を保持する形状に形成されると共に、リードが切断され る位置にスリットが設けられているものである。また、 テープは、絶縁性及び耐熱性を有するものである。

4

【0011】加えて、この発明に係わる半導体装置の製 造方法においては、ICチップが取付けられる貫通部を 有し、多数のリードが形成されたリードフレームに、I Cチップを保持する保持部を有するテープを貼り付ける 第一の工程と、保持部上のリードフレームの貫通部に I Cチップを取付ける第二の工程と、保持部及びICチッ プをモールド樹脂で覆う第三の工程と、リードフレーム の各リードを支持するリードカット用タイパーを切り離 す第四の工程と、ICチップの電気試験を行う第五の工 程と、モールド樹脂で覆われたICチップを切り離す第 六の工程を含むものである。

### [0012]

【発明の実施の形態】実施の形態1. 図1は、この発明 の実施の形態1による半導体装置のテープ貼り付けフレ ームを示す説明図である。図1において、11はリード フレーム、12はリードフレーム11に貼り付けられる テープであり、リードフレーム11と共に複合フレーム を形成する。13はリードフレーム11の貫通部で、こ の部分に I Cチップが取付けられる。14はリードフレ ーム11のリードカット用タイパー部、16はテープ1 2のICチップを保持する保持部である。

【0013】次に、動作について説明する。リードフレ ーム11に下方よりテープ12を貼り付け、テープ12 に設けられた保持部16にICチップを取付け、保持す る。したがって、リードフレーム11の貫通部13には 30 何も形成されず、リードフレーム11にはリードカット 用タイパー部14が設けられる。テープ12は、耐熱 性、絶縁性を有する。テープ12の形状は、リードカッ ト位置にスリット(貫通孔)が設けられ、保持部16 は、ICチップの保持及びワイヤポンド用のリードを保 持する形状を有している。この保持部16に、ICチッ プを取付け、保持するので、リードフレーム11にダイ パッド沈めを設ける必要がない。 テープ12の保持部1 6のエリア表面には、リードフレーム11を貼り付け後 に、ICチップをダイ付けするダイボンド用の接着樹脂 が塗布される。この保持部16は、絶縁性のテープ12 に形成されるので、導電性の配線材が表面に形成でき 3.

【0014】実施の形態1によれば、リードフレームに 貼り付けたテープによってICチップを保持するので、 ダイパッド部の沈めのないリードフレームとすると共 に、テープ表面に導電配線を設けることが可能になる。 【0015】実施の形態2. 図2は、この発明の実施の 形態2による半導体装置のテープ付きフレームを用いた 薄型パッケージ構造を示す断面図である。 図2におい

50 て、12は図1におけるものと同一のものである。18

はテープ12上に取付けられたΙ C チップで、100μ m以下の厚みを有する。19はリード、20はICチッ プ18とリード19とを接続するワイヤループ、21は ICチップ18及びテープ12を覆うように形成された モールド樹脂エリアである。

【0016】図3は、この発明の実施の形態2による半 導体装置のテープ付きフレームを用いたマルチチップ水 平配置の薄型パッケージ構造を示す断面図である。図3 において、12、18~21は図2におけるものと同一 のものである。22はテープ12上に設けられ、ワイヤ 10 部によって保持された I C チップを覆うように形成され ループ20を接続する導電配線で、中継配線端子を形成 する。23はリードカット位置である。図3では、IC チップ18が水平方向に二つ配置されている。図4は、 この発明の実施の形態2による半導体装置のテープ付き フレームを用いたマルチチップ垂直配置の薄型パッケー ジ構造を示す断面図である。図4において、12、18 ~21は図2におけるものと同一のものである。図4で は、テープ12の両側にICチップ18が取付けられて いる。

ードフレームにダイパッド沈めは形成されていないが、 ICチップ18はテープ12上に取付けられるため、I Cチップ18の下面はリードの厚み (100 µm以下) 分の段差を有する。図2、図3の構成では、リードフレ ームの厚さをO. 125mmとし、モールドの厚さを 0. 5mm以下とすることができる。 図3のマルチチッ プ水平配置の薄型パッケージ構造では、テープ12の保 持部16に複数のICチップ18のダイ付けができ、テ ープ上の導電配線22をワイヤボンドの中継配線端子と して使用できる。図4のマルチチップ垂直配置の薄型パ 30 にマルチチップ化することができる。 ッケージ構造は、テープ12の両側に、ICチップ18 が配置されていて、リードフレームにダイパッド沈めを 設けていない。

【0018】これらは、従来のリードフレームと同じ方 法、設備にて組立てでき、リードフレームへのダイボン ド接着材の塗布、タイバーカット工程が省略できる。す なわち、ICチップが取付けられる貫通部を有し、多数 のリード19が形成されたリードフレームに、ICチッ プを保持する保持部を有するテープ12を貼り付け (第 一の工程)、テープ12の保持部上のリードフレームの 40 貫通部にICチップ18を取付けた(第二の工程)後、 保持部及びICチップをモールド樹脂で覆う(第三の工 程)。その後、リードフレームの各リードを支持するリ ードカット用タイバーを切り離すリードカットを実施し (第四の工程)、この状態で電気試験を実施(第五の工 程)した後、テープ12のリードカット位置23でカッ トして (第六の工程) 個々の I Cチップを切り離せば、 リードフレームの状態で電気試験を行うことができる。 【0019】 実施の形態2によれば、薄型パッケージを 形成でき、マルチチップに適したリードフレームとする 50

と共に、フレーム状態でファイナルな電気試験を容易に 行えるという効果がある。

[0020]

【発明の効果】この発明は、以上説明したように構成さ れているので、以下に示すような効果を奏する。ICチ ップが配置される貫通部を有し、多数のリードが形成さ れたリードフレームと、このリードフレームの一面に貼 り付けられると共に、貫通部に配置されたICチップを 保持する保持部を有するテープと、このテープ及び保持 たモールド樹脂を備えたので、ダイパッド沈めのないリ ードフレームとすることができ、薄型パッケージを形成 することができる。また、ICチップが配置される貫通 部を有し、多数のリードが形成されたリードフレーム と、このリードフレームの一面に貼り付けられると共 に、貫通部に配置されたICチップを保持する保持部を 有するテープと、このテープ及び保持部によって保持さ れたICチップを覆うように形成されたモールド樹脂を 備え、テープの保持部上には導電配線が設けられている 【0017】図2、図3の薄型パッケージ構造では、リ 20 ので、ダイパッド沈めのないリードフレームとし、薄型 パッケージを形成できると共に、保持部上での配線をし 易くし、マルチチップ化に対応することができる。

【0021】また、導電配線は、ワイヤボンドの中継配 線端子として用いられるので、ワイヤボンドの信頼性を 上げることができる。

【0022】さらに、保持部には、複数のICチップが 水平に取付けられるので、水平方向にマルチチップ化す ることができる。また、保持部には、テープを挟んで、 二つの I Cチップが垂直に取付けられるので、垂直方向

【0023】また、保持部は、リードフレームのリード を保持する形状に形成されると共に、リードが切断され る位置にスリットが設けられているので、リードを切断 することができる。また、テーブは、絶縁性及び耐熱性 を有するので、導電配線を設けることができる。

【0024】加えて、この発明に係わる半導体装置の製 造方法においては、ICチップが取付けられる貫通部を 有し、多数のリードが形成されたリードフレームに、I Cチップを保持する保持部を有するテープを貼り付ける 第一の工程と、保持部上のリードフレームの貫通部にⅠ Cチップを取付ける第二の工程と、保持部及びICチッ プをモールド樹脂で覆う第三の工程と、リードフレーム の各リードを支持するリードカット用タイパーを切り離 す第四の工程と、ICチップの電気試験を行う第五の工 程と、モールド樹脂で覆われたICチップを切り離す第 六の工程を含むので、ダイバッド沈めのないリードフレ ームとすることができ、薄型パッケージを形成すると共 に、リードフレームの状態でICチップの電気試験を行 うことができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体装置の テープ貼り付けフレームを示す説明図である。

【図2】 この発明の実施の形態2による半導体装置の テープ付きフレームを用いた薄型パッケージ構造を示す 断面図である。

【図3】 この発明の実施の形態2による半導体装置の テープ付きフレームを用いたマルチチップ水平配置の薄 型パッケージ構造を示す断面図である。

【図4】 この発明の実施の形態2による半導体装置の テープ付きフレームを用いたマルチチップ垂直配置の薄 10 ドカット位置。


型パッケージ構造を示す断面図である。

【図5】 従来のTSOPパッケージ構造を示す断面図 である。


【図6】 従来のリードフレームを示す図である。 【符号の説明】

11 リードフレーム、12 テープ、13 貫通部、

14 リードカット用タイバー部、16 保持部、18 ICチップ、19 リード、20 ワイヤループ、2 1 モールド樹脂エリア、22 導電配線、23 リー



22: 洋電配線



23: リードカト位置

フロントページの続き

25/18

(51) Int. C1.7

識別記号

FΙ

テマコート (参考)